5月26日消息，华为公布「韬定律」逻辑折叠芯片设计细节。北京大学团队火速官宣「真3D」EDA工具原型。
华为此前发表半导体韬定律，提出以「时间缩微」替代「几何缩微」，通过逻辑折叠技术提升晶体管密度。此次公布的逻辑折叠芯片设计方案进一步展示了韬定律的工程实现路径。北大团队同步推出的真3D EDA工具可支持三维芯片的设计与验证，为逻辑折叠技术的产业化提供了关键的设计自动化支撑。
何庭波透露华为内部成立「莫邪」工作小组，数万人历经七年辛苦攻关。摩尔线程MTT S5000通过国家《安全可靠测评》，为首款被纳入的AI训练推理芯片。国产EDA工具和芯片的协同突破正在加速推进半导体自主可控。
